## (9) 日本国特許庁 (JP)

①特許出願公開

## ⑫公開特許公報(A)

昭59-162695

(1) Int. Cl.<sup>3</sup> G 11 C 17/00 識別記号 101 庁内整理番号 6549--5B 砂公開 昭和59年(1984)9月13日

発明の数 1 審査請求 未請求

(全 2 頁)

60記憶装置

②特 願 昭58-36964

②出 願 昭58(1983) 3 月 7 日

⑩発 明 者 二宮敏雄

東京都港区芝五丁目33番1号日

本電気株式会社内

@発 明 者 池田貞信

東京都港区芝五丁目33番1号日

本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 内原晋

明 細 春

1. 発明の名称

記憶装機

2. 存許請求の範囲

不抑発性のメモリの特定番地に書込み回数を記憶しておくエリアを設けたことを特徴とする記憶 装置。

3. 発明の詳細な説明

本発明は、不振発性の半導体メモリをもつ記憶 装骸に関する。

電気的に脱出しおよび書込みが可能で電源を切断しても、その内容が保持されるこの種の不揮発性半導体メモリへの書込み可能回数は10°~10° 回程度である。ところが従来の紫外線消去方式とは異なり電気的に消去が可能であるのでメモリ内容の辞換えは装置に実装され電源を入れたまま行うことができるようになり、その結果として書換 えが頻繁に行われるメモりとして使用されるよう ・ たなってきた。

このようなアプリケーションにおいては、特込まれた情報が正しく記憶されているか常に恋認し、 その内容を保証する必要がある。

従って本発明の目的は、不抑発性メモリの群込み回数の管理を行なうことによって、記憶内容の 信頼性の保証を簡便に実施することのできる記憶 装置を提供することにある。

本発明によれば、 似気的に消去及び群込みが可能な不切発性メモリの特定者地にその時点までの 都込み回数を配置させ群込みを行うたびに、 帯込み回数を確認することを特徴とする記憶共假が得 られる。

次に本発明の実施例について図面を参照して本 発明を詳細に脱明する。

第1図は、本発明の一実施例の構成をプロック 図で示したものであり、マイクロプロセッサはパ スを介して不懈発性で質気的に消去可能なプログ ラマブル・リード・オンリー・メモリ(EBPROM)

特開昭59-162695(2)

2と、ランダム・アクセス・メモリ(RAM)3と に接続されている。

マイクロプロセッサ1は、メモリ2に登込みを 行なう前に、第2図に示すようにメモリ2の特定 番地(03FF)に、現時点までの登込み回数を報 込んでおき、第3図に示す流れ図に基づいて、保 証された群込み回数内であるかを確認してから、 普込みの実行を行う。

第3図において、Nは保証された套込み回数であり、COUNTは現時点までにメモリ2に 審込ん だ回数である。プロセッサ1はメモリ2にデータを審込む前にメモリ2への審込みイネーブル 信号 W.E.によってな込み回数 COUNT を読込み、 保証された審込み回数 Nを超えてなければ、 COUNT の値に1を加えて、メモリ2への登込みを実行し、越えていればメモリ2に奪込るうとしたデータをフロッピーディスク等の外部記憶装置に退避しておき、メモリ2の交換をオペレーターに知らせる。

また第4図のように、公知の方法であるLRC (Logitudial Redundancy Check)のため のエリアを確保しておくことによってLRCによ る不振発性メモリ2のチェックもできる。

以上のように、メモリ自身の不抑発性を利用し、 保証された實込み回数内で使用することを管理する る機能を設けることによって不揮発性メモリの使 用上の信頼性を簡便に保証することができる。

## 4. 図面の簡単な脱明

第1図は、本発明の一実施例のブロック図、第2図は不抑発性メモリのメモリエリアを示す図、 第3図は、不抑発性メモリの科込み時の制御を示 す流れ図、第4図は不振発性メモリの特定指地な LRCに利用した例である。

代理人 弁理士 内 原

第 3 図

